SOC 設(shè)計(jì)方案
一、方案框圖
"
二、方案介紹
1、處理器
l 采用LEON3 微處理器
l 處理器采用7-級流水線,采用0.13um CMOS 工藝設(shè)計(jì),主頻400MHZ。
l 采用開源的SPARC V8指令集
l 采用IEEE-754浮點(diǎn)運(yùn)算單元
l 采用4-way組相聯(lián)cache(哈弗結(jié)構(gòu)),指令和數(shù)據(jù)cache的總?cè)萘糠謩e為4kB
l 通過MMU以及TLB支持多任務(wù)操作系統(tǒng)
l 采用AMBA-2.0總線接口
l 擁有指令和數(shù)據(jù)的Trace buffer,支持片上調(diào)試。
l 片上32KB的mask ROM,以及64KB的單端口SRAM。
l 通過NAND FLASH控制器、SD/MMC控制器或者USB控制器連接外部NVM存儲設(shè)備
(booting device)
l 通過SDRAM控制器或者DDR2控制器連接外部主存
2、片外通訊子系統(tǒng)
l 以太網(wǎng)
l I2C
l SPI
l UART
l USB
l GPIO
l 專用接口
3、系統(tǒng)外設(shè)
l DMA
l RTC, Timer, watch dog
l PS/2
l LCD/VGA
l 打印機(jī)、IC卡、磁卡等其他可選外設(shè)接口
4、安全子系統(tǒng)
提供多種優(yōu)化的安全加解密引擎:AES、DES、3DES、RSA 、ECC 、PRNG、SHA-1
一、方案框圖
"
二、方案介紹
1、處理器
l 采用LEON3 微處理器
l 處理器采用7-級流水線,采用0.13um CMOS 工藝設(shè)計(jì),主頻400MHZ。
l 采用開源的SPARC V8指令集
l 采用IEEE-754浮點(diǎn)運(yùn)算單元
l 采用4-way組相聯(lián)cache(哈弗結(jié)構(gòu)),指令和數(shù)據(jù)cache的總?cè)萘糠謩e為4kB
l 通過MMU以及TLB支持多任務(wù)操作系統(tǒng)
l 采用AMBA-2.0總線接口
l 擁有指令和數(shù)據(jù)的Trace buffer,支持片上調(diào)試。
l 片上32KB的mask ROM,以及64KB的單端口SRAM。
l 通過NAND FLASH控制器、SD/MMC控制器或者USB控制器連接外部NVM存儲設(shè)備
(booting device)
l 通過SDRAM控制器或者DDR2控制器連接外部主存
2、片外通訊子系統(tǒng)
l 以太網(wǎng)
l I2C
l SPI
l UART
l USB
l GPIO
l 專用接口
3、系統(tǒng)外設(shè)
l DMA
l RTC, Timer, watch dog
l PS/2
l LCD/VGA
l 打印機(jī)、IC卡、磁卡等其他可選外設(shè)接口
4、安全子系統(tǒng)
提供多種優(yōu)化的安全加解密引擎:AES、DES、3DES、RSA 、ECC 、PRNG、SHA-1