物聯(lián)傳媒 旗下網(wǎng)站
登錄 注冊

一種應(yīng)用于UHF讀寫器的數(shù)字跳頻技術(shù)

作者：陳小軍，張紅雨
來源：現(xiàn)代電子技術(shù)
日期：2013-12-18 10:53:04
摘要：針對超高頻(UHF)讀卡器在實際應(yīng)用中容易出現(xiàn)盲區(qū)而無法順利讀取標簽的情況，提出了應(yīng)用于UHF讀寫器的數(shù)字跳頻技術(shù)方案。通過上位機軟件發(fā)送數(shù)字跳頻參數(shù)給FPGA，F(xiàn)PGA根據(jù)得到的參數(shù)對集成鎖相環(huán)芯片Si4133、功率放大器RF2173及外設(shè)進行配置，得到數(shù)字跳頻的栽波信號。測試結(jié)果證明，該方案應(yīng)用于UHF讀卡器項目中，能順利讀到標簽。

　　引言

　　RFID技術(shù)的發(fā)展為物聯(lián)網(wǎng)的廣泛應(yīng)用提供了技術(shù)支持，超高頻(UHF)讀寫器憑借讀取距離遠、速度快的特點，未來必將在各個行業(yè)得到廣泛的應(yīng)用。目前，國內(nèi)的大部分UHF讀寫器都是基于單頻點或者頻帶較窄，在讀取標簽的過程中容易出現(xiàn)盲區(qū)，導致無法順利讀取標簽。

　　本文提出了一種基于FPGA的數(shù)字跳頻技術(shù)，通過上位機設(shè)置中心頻點和跳頻步進，利用FPGA對集成鎖相環(huán)芯片進行配置，得到期望的頻率，實現(xiàn)跳頻讀取標簽，從而解決了實際情況中的盲區(qū)問題。

　　1 總體框架

　　UHF讀寫器總體設(shè)計框圖如圖1所示。主控芯片采用Altera公司的Cyclone III系列FPGA芯片EP3C25Q240C8。該芯片有24 624個LE、149個用戶I/O口、608 256位存儲器、4個鎖相環(huán);外部接口多，資源豐富，非常適合在早期研發(fā)階段擴展各種功能。

一種應(yīng)用于UHF讀寫器的數(shù)字跳頻技術(shù)

　　FPGA外擴512MB SRAM和64 MB NOR Flash存儲器，能夠?qū)崿F(xiàn)SOPC設(shè)計、操作系統(tǒng)移植、讀寫器擴展的功能(比如網(wǎng)絡(luò)接入能力);有USB外設(shè)，方便數(shù)據(jù)的USB傳輸;利用串口轉(zhuǎn)USB芯片CP2102，可方便上位機軟件實現(xiàn)對硬件的配置參數(shù)進行控制。

　　FPGA從上位機發(fā)送的命令碼中解碼出各種配置參數(shù)，完成射頻發(fā)射電路中Si4133中心頻率以及跳頻步進的設(shè)置，對功率放大器芯片RF21 73的工作模式進行選擇，實現(xiàn)EPC GEN2協(xié)議規(guī)定的與標簽交互命令的PIE編碼和FM0，Miller 2、4、8解碼，將讀取到的標簽EPC通過串口發(fā)送給上位機軟件，實現(xiàn)人機交互。

　　2 鎖相環(huán)芯片Si4133工作原理

　　Si4133是Silicon Laboratories公司推出的一款應(yīng)用于GSM和GPRS無線通信的芯片，內(nèi)部含有集成壓控振蕩器的多邊帶射頻頻率合成器。其內(nèi)部框圖如圖2所示。

一種應(yīng)用于UHF讀寫器的數(shù)字跳頻技術(shù)

　　該芯片包含3路獨立的PLL，分別由相位檢測器(PD)、環(huán)路濾波器(LF)、壓控振蕩器(VCO)以及可編程分頻器構(gòu)成。其中RF1、RF2的輸出端口復用，所以RF1和RF2只能由其中一路頻率輸出。圖3為實際應(yīng)用電路圖。

一種應(yīng)用于UHF讀寫器的數(shù)字跳頻技術(shù)

以RF2這一路為例，外部晶振輸入頻率fXIN經(jīng)過R分頻得到fXIN/R，與輸出頻率fRFOUT的N分頻信號fRFOUT/N一起送入相位檢測器進行相位比較，得到一個與相位差成正比的模擬電壓u(t)，該電壓經(jīng)過環(huán)路濾波器得到一個直流分量作為壓控振蕩器的輸入，對壓控振蕩器進行頻率調(diào)整。當fXIN/R=fRFOUT/N時，電路的輸出頻率趨于穩(wěn)定，實現(xiàn)頻率鎖定，RFOUT輸出頻率為 。

　　RF1的壓控振蕩器中心頻率為947 MHz～1.72GHz，RF2的壓控振蕩器中心頻率為789 MHz～1.43GHz，IF的壓控振蕩器中心頻率為526～952 MHz。由于EPC GEN2協(xié)議規(guī)定的RFID頻率為860～960 MHz，故選擇RF2生成載波信號，中心頻率在920～928 MHz之間進行跳頻。

　　Si4133采用I2C總線對內(nèi)部9個寄存器進行配置，從而實現(xiàn)軟件控制參數(shù)。寄存器0～8分別為：主配置寄存器、鑒相器增益寄存器、掉電寄存器、RF1的N分頻寄存器、RF2的N分頻寄存器、中頻的N分頻寄存器、RF1的R分頻寄存器、RF2的R分頻寄存器、中頻的R分頻寄存器。每個寄存器的寫控制字為22位，前18位為數(shù)據(jù)位，其中高位在前，后4位為寄存器地址，寫寄存器需滿足圖4所示的串行接口時序圖。

一種應(yīng)用于UHF讀寫器的數(shù)字跳頻技術(shù)

　　為利用FPGA內(nèi)部的嵌入式邏輯分析儀對實際的信息進行采樣得到的部分波形圖，如圖5所示?？梢钥吹?，對Si4133進行配置的波形符合時序圖，完成了對Si4133的配置，達到了預期的效果。

　　3 上位機軟件設(shè)計

　　上位機軟件采用Microsoft公司的VC++6.0編寫，使用API函數(shù)方式編程。串口上位機編程分4個步驟：打開串口、配置參數(shù)、讀寫數(shù)據(jù)、關(guān)閉串口。下面詳細介紹各個步驟用到的一些函數(shù)。

一種應(yīng)用于UHF讀寫器的數(shù)字跳頻技術(shù)

 

　　編譯通過后，PC機通過串口線連接到FPGA電路板，圖6為上位機發(fā)送跳頻配置參數(shù)，F(xiàn)PGA在讀取到標簽號后，將數(shù)據(jù)發(fā)送給上位機。

一種應(yīng)用于UHF讀寫器的數(shù)字跳頻技術(shù)

　　4 硬件測試

　　圖7為用安捷倫的頻譜儀實際測試的頻譜圖?？梢钥吹?，中心頻率與軟件設(shè)置的924 MHz一致，輸出功率為16.22 dBm。由測試結(jié)果可以看出，功率輸出、相位噪聲、雜散抑制等都達到較好的效果，應(yīng)用于UHF讀寫器項目中，能夠順利工作。通過上位機設(shè)置中心頻率為924MHz，跳頻步進為1 MHz。讀取到的標簽號為300000000000000000000001C3F2，為十六進制顯示，與圖6中輸出信息中的標簽號相同。

一種應(yīng)用于UHF讀寫器的數(shù)字跳頻技術(shù)

　　結(jié)語

　　本文介紹了如何通過上位機軟件發(fā)送數(shù)字跳頻的參數(shù)給FPGA，F(xiàn)PGA根據(jù)解碼得到的參數(shù)對集成鎖相環(huán)芯片Si4133、功率放大器和外設(shè)進行配置，得到數(shù)字跳頻的載波信號。在讀取標簽的工程中，能夠解決之前固定頻點時的盲區(qū)問題，順利讀取到標簽。